PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-086611

(43) Date of publication of application: 18.04.1988

(51)Int.CI.

HO3K 3/286

(21)Application number: 61-231450

H03K 3/289

(00)D + 6 Cl' ---

(71)Applicant :

NEC CORP

(22)Date of filing:

29.09.1986

(72)Inventor:


YOSHIMURA YUMI

(54) FLIP FLOP

(57)Abstract:

PURPOSE: To reduce the number of pieces of transistors present in series between a power source and a ground and to enable a low voltage operation by constituting a differential amplifier having a clock input terminal between the power source and the ground.

CONSTITUTION: If a clock pulse is inputted from terminals 1, 2, the collector of a Q1 is in Low, and that of a Q2 is in High, Q3 and Q4 turns off i.e. the emitter-potentials of the Q3 and Q4 lower, Q7 or Q8 turns on and Q13 or Q14 also turns on, and thus data is determined. At this time, if the collector of the Q7 is in High and that of the Q8 is in Low, the collector of the Q1 comes in High in the next moment, and the collector of the Q2 comes in Low likewise, Q3 and Q4 turns on, Q5 and Q6 off, Q7, Q8, Q13, Q14 turn off, and Q10, Q11 turn on, and thus the data is held. In the mean time, one of the load resistors of the differential amplifier having the clock input terminal is in connection with the power source, the other of the load resistors of the differential amplifier that constitute a master—and—slave type, is connected to a voltage line of a potential lower than that of the power source by the potential drop due to R3.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

19日本国特許庁(JP)

① 特許出願公開

四公開特許公報(A) 昭63-85611^v

SInt Cl.4

識別記号

庁内整理番号

④公開 昭和63年(1988) 4月18日

H 03 K 3/286 3/289 Z - 8626 - 5 J 8626 - 5 J

審査請求 未請求 発明の数 1 (全3頁)

劉発明の名称

フリップフロップ

②特 願 昭61-231450

20出 願 昭61(1986)9月29日

⑫発 明 者 吉 村 由

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社 東京都港区芝5丁目33番1号

美

砂代 理 人 并理士 内 原 晋

明 細 樹

フリップフロッグ

2. 特許請求の範囲

(1) 2 組のマスター型及びスレーブ型のエミッタカップルドロジック形式のフリップフロップが使税 接続され、関係とコレクタ抵抗を有した第1及び 第2トランジスタで構成されクロック入力端子をもつ差動増幅器を有し、前記第1及び第2トランジスタのコレクタに2個ずつのトランジスタのベースを接続し、前記2個のトランジスタのエミッタけ、異なる組の前記マスター型及びスレーブ型 のフリップフロップの差動増幅器の共通エミッタ にそれぞれ接続されていることを特徴とするエミッタカップルドロジック形式のフリップフロップ。

3. 発明の詳細な説明

〔産薬上の利用分野〕

本発明は、エミッタカップルドロジック型(以 FECL型と略す)フリップフロップに関する。 〔従来の技術〕

従来、この独のECL型フリップフロップは、マスター及びスレープ型を構成する差動増幅器のエミッタにクロック入力用の差動増幅器のコレクタを直接接続した模型接続の形式をとっていた。 第3図に、従来のECL型フリップフロップの 回路を示す。

端子1.2からクロックを入力し、Q20、Q23がオンの時、Q21、Q22はオフし、すたわち、Q20、Q23のコレクタ低立が下がり、Q20、Q23のコレクタにエミッタが優勝されている差動増幅器のQ7又はQ8、Q13又はQ14がオンする。また、Q21、Q22がオフの時、Q21、Q22のコレクタ電位は上がり、Q9、Q10、Q11、Q12はすべてオフ状線となる。

第3図で、グランド4と電源5の間には、トランジスタ3個が凝型に接続されており、クロック

入力の根幅なども考慮し、どのトランジスタも魚。 和させないで動作させようとすると、トランジス タのペース、エミッタ間似圧が約 0.7~ 0.9 V で あるから、約3Vの電源電圧は必要となってくる。 〔 绕 明が 解決 しようと する 間跟点 〕

上述した従来のECL型フリップフロップは、 差動均幅器が、2段費み重ねられているため、低 原常圧は、3V系以上でないとトランジスタが飽 和して動作しないという欠点があった。

最近、ICのローバワー化が進み、そのため低 14 圧化が役求されているが、従来のECL型フリー ップフロップでは低α圧化には対応できなかった。 上述した従来のECL型フリップフロップは、 低む圧動作に不向きであったのに対し、本発明は、 低低圧で動作可能な点に独創的内容を有する。

〔 問題点を解決するための手段 〕

本希明のECL型フリップフロップは、クロッ ク入力端子を持つ差動物幅器を電源とグランド間 に作成し、その出力をエミッタホロアを通してマー スター型及びスレープ型フリップフロップを構成。

荷抵抗の片側は、電原からR3の抵抗分低い電圧 ラインに接続されている。

これは以下の理由による。

今、R3がなく、R4、R5、R6、R7の片 側が世族ラインに直接接続されており、Q3.Q 4がオフ、Q5、Q6がオンで、マスター側のQ 7のコレクタがHigh、Q8のコレクタがLowと なっているとする。この時、Q5.Q6ペース質 位は成蹊は圧の Vcc. Q 7 のコレクタも Vcc. Q8のコレクタはQ16、17、18、19を流 れる電流を Inとすると Vcc - Io×R5 となる。 今、スレーブ側のQ9、Q10はオフであるべき だが、Q5とペースがQ7のコレクタに接続して いるQ10のペース低位が同時にVccになり、Q 5 とQ10がオンし、スレーブ側が動作してしま い、斟動作を引き起としてしまう。ととで、Q10 のペースで位がQ5のペース定位より低ければ間 翔ない。それゆえ、マスター及びスレープ型差動 増幅器のHigh レベルは、クロック入力潤子をも つ差動物唱器のHighレベルより低く設定 する必 4. 図前の簡単な説明

している差動増偏器のエミッメに接続する手段を 有する。

(突涎例)

図面を用いて、本発明について図面をお照して 説明する。第1図は、本発明の一奥略例のT型フ リップフロップである。端子1、2よりクロック バルスが入力され、Q1のコレクタがLow,Q2 のコレクタがHighとすると、Q3.Q4 はオフ し、ナなわちQ3.Q4のエミック電位は下がる。 そうすると、Q7乂はQ8.Q13又はQ14が オンし、データを決定する。との時、Q7のコレ クタがHigh, Q8のコレクタがLowとなってい るとする。

- 大の瞬間、QIのコレクタが High。 Q2のコ レクタが Lowとなり、Q3.Q4がオンQ5. Q 6 m + 7 m Q 7 . Q 8 . Q 1 3 . Q 1 4 m + 7 .Q10.Q11がオンし、データが保持される。 一万、クロック人力端子を持つ差動燈幅器の負 荷抵抗の片側は電源に接続されているが、マスタ ー及びスレープ型を構成している差動増幅器の負

世がある。

なお、グランドと覚頭との間に模型接続してい るトランジスタは2個であるため、2V系でも動 作可能である。

〔寒晦粉2〕

第2図は、本発明の実施例2の D型フリップフ ロップである。実施例1では、入力データは内部 で帰還されて決定されているが吳頗例2では、殤 子8、9より外部からデータを得る点が異なるだ けて、動作はまったく同様である。

・ 〔 発明の効果 〕

以上、説明したように、本希明は、クロック入 力深子をもつ差動増幅器を、マスター型及びスレ ープ型フリップフロップを構成している差動増幅 お下に重ねずに、虹原とグランド間に解成すると とにより、征波とグランド間に破型に存在するト フンジスタの数を減らし、低低圧動作を可能にす る効果を有する。

特開昭63-86611(3)

第1図は、本発明のT型フリップフロップ、第 2図は、本発明のD型フリップフロップ、第3図 は、従来のT型フリップフロップ。

1 ……クロック入力増子、2 ……クロック反転入力増子、3 ……リファレンス電圧、4 ……クランド、5 ……敬原電圧、6 ……出力増子、7 ……反転出力端子、Q1~Q25 ……NPNトランジスタ、R1~R14 ……抵抗、8 ……データ入力端子、9 ……データ反転入力端子、C1 ……発提止めコンデンサ。

代理人 井理士 内 原 晋

